16/14나노에서 5/4나노로 갔더니 칩을 디자인하는 비용은 5배 늘고 정상 작동하는 칩들을 만드는 생산 비용도 2.5배 늘었다네요.

 또 흥미로운 점은

이와 함께 양 파트장은 이번 발표에서 선단 공정 발전에 따른 애로사항과 그 대응 전략 등에 대해 소개했다. 그는 "선단 공정이 첨단화되면서 비용이 기하급수적으로 증가하는 페인플한 부분이 있다"며 "14나노 이후 칩 개발에 약 6500억원의 비용이 투입되고 있다"고 설명했다. 그러면서 "비용 증가에 따라 여건상 채용이 어려운 고객들도 증가하고 있다"고 강조했다.

칩 개발에 어마어마한 액수가 들어간다네요. 삼성은 이에 대해서 칩렛이 필수불가결하다고 여기는 모양이구요.

이러한 상황에 양 파트장은 '칩렛(다양한 칩 조각을 별도 생산한 뒤 하나로 묶는 방식)'이 대안으로 부각되며 시장이 성장하고 있다고 설명했다. 그는"엔비디아의 H100 같은 큰 칩은 수율이 낮아 다이 코스트가 높은 편인데 칩렛 방식을 적용할 경우 설계자산(ip) 검증 비용을 줄일 수 있어 평균 45%~55% 정도 비용을 감축하는 효과가 있다"며 "칩렛은 더 이상 거스를 수 없는 트렌드로 자리매김했다"고 강조했다