https://meeco.kr/mini/38915613

제목에 나와있는 이 질문은, 며칠 전 제가 그린 엑시노스 990 CPU 다이어그램 게시글의 댓글에서 시작됩니다.

그림은 엑시노스 9825의 다이어그램으로, 알려진 사양과 다이샷을 바탕으로 하여 그렸습니다.(스테핑: A0A0)

그런데, 보다시피 이때는 아직 삼성이 자체 개발한 커스텀 CPU인 몽구스 아키텍처 시리즈를 쓰던 시절이었고,

엑시노스 9820 및 9825에는 4세대 몽구스 아키텍처인 "치타"(Cheetah)가 엑시노스 M4 (Exynos M4)라는

이름으로 듀얼 코어가 탑재되었습니다.

그래서 CPU 클러스터를 묶을 때, 보다시피 Exynos M4 듀얼코어는 빅 코어 클러스터이고,

Cortex-A75 듀얼코어는 미들 코어 클러스터이고, Cortex-A55 쿼드코어는 리틀 코어 클러스터입니다.

문제는 Arm 측에서 DSU (DynamIQ Shared Units)를 발표했을 때 지원하는 CPU 코어 종류를

Arm System IP 로 제한을 걸어버렸습니다. 즉, 커스텀 CPU 코어 자체를 DSU에 연결할 수가 없습니다.

이렇게 되니까, 일반 big.LITTLE 솔루션은 자유롭게 쓸 수 있지만** L2 캐시까지만 지원하고,

L3 캐시를 탑재하려면 자체적으로 Interconnect 가 필요한, 설계사 입장에서는 뭐 같은 상황이 됩니다.

** 일반 big.LITTLE 솔루션은 당장 애플이 채택하고 있으므로 이것은 커스텀 CPU 코어도 사용 가능합니다.

애초에 이 문제는 엑시노스 9810이라는 한참 전의 시점에 불거졌습니다.

이때 삼성은 Exynos M3 코어에 처음으로 L3 캐시를 도입하게 됩니다. 그런데 당시 Arm 측에서는

풀 커스텀 CPU 마이크로아키텍처에는 DSU 라이센싱을 줄 수 없다고 해서 삼성이 직접 개발했다고 합니다.

당시 아난드텍이 Arm 측에 DSU가 커스텀 CPU 코어 (즉 서드파티)를 지원하냐고 질의하자,

Arm 왈, 아니오 라고 했습니다.(맨 밑의 링크를 참조하시오)

결국 이렇게 되자, 삼성은 자사의 몽구스 아키텍처 시리즈 기반 CPU 코어와,

나머지 Arm Cortex 코어들을 서로 연결하기 위해 자체 개발한 Interconnect를 더 확장해야 했는데,

이 자체 개발 Interconnect가 바로 엑시노스 8890 공개 때 선보였던

삼성 코히런트 인터커넥트 (Samsung Coherent Interconnect; 이하 SCI) 입니다.

이후 삼성이 SARC 몽구스 팀을 해체하고 Arm 레퍼런스 코어로 회귀하자, 그제서야

삼성은 플래그십 엑시노스 시리즈에 제대로 DSU CCI를 라이센스를 받아서 사용할 수 있었습니다.

문제는 DSU가 SLC (System Level Cache; 또는 LLC) 를 지원하지 않는다는 점으로,

SLC를 연결하려면 Arm CoreLink 혹은 자체 개발 인터커넥트를 써야 합니다.

추가로 CPU(DSU)와 GPU, NPU, ISP, DSP, 모뎀, 동영상 엔진 등의 기타 요소들, 그리고 SLC를

서로 연결하려면 또 다른 Interconnect 겸 네트워크 온 칩(Network-on-a-Chip; NOC)이 필요한데,

그게 지금의 삼성 코히런트 인터커넥트 (SCI) 및 NOC가 이어받고 있다고 볼 수 있겠네요.

한줄 요약 : Arm 측이 커스텀 CPU 코어에 대한 DSU 지원을 금지하여, 어쩔 수 없이 자체 개발한

인터커넥트를 써야 했다.

관련 링크

https://www.anandtech.com/show/12520/the-galaxy-s9-review/3