Zen 5 디자인의 가장 큰 도전 과제

TH: Zen 5 개발 과정에서 가장 큰 도전은 무엇이었나요?

MC: 사실 두 가지 기술을 다루고 있었습니다. Zen5를 4nm공정과 3nm공정으로 만드는것이죠. 그리고 너무 많은 변화를 시도하다 보니 아무리해도 4nm에서는 3nm보다 더 많은 전력을 소비할 수밖에 없는 현실을 피할 수 없었습니다.
하지만 로드맵은 이러한 유연성이 필요하고 이는 당연한 일입니다. 하지만 여전히 두 가지 기술과 기능, 그리고 효율적이지 않은 트랜지스터의 전력 영향과 플로어플랜에 미치는 영향 때문에 3nm에서는 멋져 보이는 기능이 4nm에서는 그렇게 멋져 보이지 않는 것을 제어하는 것은 정말 어려웠습니다. 일반적으로는 아키텍처를 한 번 설계하고 다음 아키텍처에 포팅하면 두 가지 기술을 플로어플랜에 적용하는 데 많은 시간이 걸립니다.

[...]

정말 어려운 작업이었죠. 하지만 덕분에 Zen 6는 개선할 여지가 많습니다.

=================================

덕분에 Zen6는 개선할 여지가 많습니다!?!??!?!?!

?!!?!?!?!?!

But that gives Zen 6 a lot of room to improve.

?!?!??!?!?!

아니 벌써 이런말을 꺼내면 무서워요...