실리콘이 문제죠 ㅋ

삼성에 일정기간 독점 공급하고 일부 제조사에도 풀리겠죠

아뇨

엑시랑 스냅 들어갑니다.

삼파가 설레발친게 아니니깐요.

퀄콤이 평가한거지 삼성이 평가한게 아닙니다.

근데 퀄컴탓...이라고만 말하기엔 PDK를 제공한게 삼파이지 않나.. 싶네요

그걸 평가한건 퀄콤이니깐요.

PDK 대로 실리콘 성능 안나오는건 별개의 이슈입니다.

이유도 다양할테구요.

PDK가 구라쳤을리는 없고 (이걸 토대로 설계하니)

결국 양산 이슈죠.

그리고 TSMC도 공정 성능 평가할때 PDK로 합니다.

그게 아니면 평가할 방법이 없으니깐요.

말씀하신대로 공정 성능 평가할때 PDK로 합니다. 그리고 삼파가 이 PDK 구라를 심하게 쳐서 8 gen 1 사태가 난거죠. PDK에는 실제 특성을 담아야하는데 희망치를 담았죠 ㅋㅋ 

'아 3개월 뒤에는 진짜 이 수치대로 될꺼야~'

PDK대로 설계했는데 실리콘 찍어봤더니 특성이 엉망이었거든요.

전전임 대표이사 때 이렇게 구라쳐서 엔비디아, 스냅 등 수주했었는데 다들 씨게 데이고 나서 두 번은 안맡기니 전임 대표이사 시기에는 노는 라인이 참 많았습니다. 그나마 희망적인 것은 전임 대표이사 때 정상화하려는 노력이 많았습니다. 공정의 성능 개선은 둘째 치고 신뢰를 회복하는게 최우선과제라고 하셨죠.

그래서 이번 퀄컴 내부 평가는 잘 모르겠습니다. 삼파가 예전처럼 구라를 쳤을지, 아니면 정직하게 했을지.. 

7,5,4는 기반이 되는 7나노 공정 자체를 잘못 설계한거고, 3나노부터는 공정 프로세스 자체를 바꿨으니 충분히 한판 뒤엎기 가능하죠.

뭐 틀린 말은 아닌데 SF4P가 N4P보다 좋다고 설레발 친 전적이 있어서 믿을수가 없어요

핀펫에서 GAA로 가서 거기서오는 이점이 큰데도 말이죠

그리고 공정은 한번 삐끗하면 되돌리기 굉장히 힘듭니다

인텔도 공정에 천문학적으로 돈을 들이부어도 안되는거 보면 말이죠

인텔이 저난리 치는건... 레거시를 관성적으로 끌고 가려하는 것도 큽니다... 

우리가 이전에 잘할때 이렇게 했어! 랑 이걸 개발해뒀어, 응용해야해! 이게 큰데..

삼파는 GAA 도입하면서 여러모로 갈아치운게 많아서.. 예단하긴 이르다고 봅니다.

(물론,,,,  RnD 센터의 파일럿 라인과 실제 공정 라인 격차 크다라는 얘기가 지속적으로 나오는건 불안 요인이고... 할말이 없는 부분입니다만..)

안깨지지 않을까요?

사실 제가 쓴건 표면적인 이유이기도 하니깐요.

특히 상위 물량 준건 물량이 노멀 버전보다 작기 때문에

리스크 관리하기도 쉬운 탓도 큰듯하더군요.