삼성전자가 반도체 패키징 산업에서 상당한 진전을 이루며 패널 레벨 패키징(PLP) 분야에서 TSMC보다 앞서 나가고 있습니다.

올해 3월 주주총회에서 경계현 삼성전자 반도체(DS) 부문장(사장)은 PLP 기술의 필요성에 대해 자세히 설명했습니다. 그는 "AI 반도체 다이(회로가 있는 직사각형 조각)는 보통 600mm x 600mm 또는 800mm x 800mm 크기이기 때문에 PLP와 같은 기술이 필요하다"며 "삼성전자도 고객사와 협력해 개발 중"이라고 설명했습니다.

이달 초, 대만 남서부 자이현 타이바오에 위치한 TSMC의 CoWoS 패키징 공장 건설이 역사적 유물 발견으로 인해 중단되었습니다. 이 지연으로 인해 TSMC의 독점 패키징 기술인 "칩 온 웨이퍼 온 서브스트레이트(CoWoS)"에서 직면한 병목 현상이 더욱 악화되었습니다.

CoWoS의 병목 현상이 심화되면서 FO-PLP를 비롯한 PLP 기술이 대안으로 떠오르고 있습니다. 대만 디지타임즈는 업계 소식통을 인용해 "엔비디아가 TSMC의 패키징 공급 제약에 대응하기 위해 서버용 AI 반도체에 FO-PLP 기술을 채택할 계획"이라고 보도했습니다.