미니 엑시노스2100 벤치 편차나는게
- gamma
- 조회 수 651
- 2021.01.19. 21:35
상식적인 선에서 QC가 이루어졌다면 소위 뽑기는 나오기 어려울거 같고요.
스케줄러 최적화가 덜 된게 아닌가 싶기도 합니다.
그동안 빅x2 + 미들x2에 부스트 클럭까지 쓰던 구조가 빅x1 + 미들x3으로 바뀌었으니 워크로드 분배같은데서 최적화가 안 되는거지요.
멀티코어 로드에서 과도하게 빅코어만 갈구느라 전력 제한에 걸려서 미들코어는 노는 식으로.
(전성비 생각하면 미들코어 많이 갈구는게 멀티코어 성능에서는 도움이 되지요.)
퀄컴은 예전부터 저렇게 써왔으니 기존 스케줄링을 그대로 써도 아키텍처 문제든 공정 문제든 불탈지언정 성능 편차는 적게 낼 수 있었던거고요.
근데 어쩌면 이거도 결국 행복회로일지도.
댓글
8
1등 angryalways
글쓴이
gamma
angryalways 님께
angryalways
gamma 님께
2등 소소
글쓴이
gamma
소소 님께
소소
gamma 님께
3등 난거북넌토끼
글쓴이
gamma
난거북넌토끼 님께
2021.01.19. 21:36
2021.01.19. 21:40
그런 짓이 비상식적인 QC인데 그런 짓을 해야할 정도로 물량이 부족하면 스냅 비중을 늘리면 늘렸지 억지로 물량 만드는 짓은 안 할겁니다.
그리고 저런 짓을 했다해도 그러면 전압-클럭 패스 조건을 관대하게 잡았다는건데 그러면 소위 상위 제품 기준으로 SW 셋팅을 했을 때 개판납니다.
그게 대외적으로 알려질 가능성도 커지고요.
그러면 공식적으로 스펙에서 클럭을 낮게 발표해버리지요.
S.LSI가 고클럭 스펙을 고집하고 거기에 무선이 끌려갔다는 가설도 가능하겠습니다만 현실적으로 무선이 갑이라서 생각하기 어려운 경우지요.
2021.01.19. 21:55
2021.01.19. 21:37
2021.01.19. 21:40
2021.01.19. 21:41
2021.01.19. 21:57
2021.01.19. 22:56
아니면 5nm 공정 자체가 비싸서 혹시 수율의 정상범위를 넓게 가져가서 똑같은 ap에서도 편차가 생기는건 아닐까요? 물론 이건 제 뇌피셜입니다.