finfet이나 gaa 처럼 트랜지스터 구조를 바꾸는 건 결국 비용을 감수하고서라도 최고의 ppa를 달성하기 위함인데, 구공정에 도입하는 건, 칩을 맡기는 팹리스 입장에서나 생산하는 파운드리 입장에서나 효율이 좋지 않겠죠? 10나노나 8나노는 이미 핀펫을 기준으로 모든 생태계가 형성되어 있을 테니까요.

반대로 fd-soi 같은 경우는 신공정임에도 불구하고 28나노처럼 당시 기준으로 최첨단 공정이 아니라 한 단계 정도 떨어지는 준레거시 공정에 적용되기도 했고요. 

결국 새로 개발된 트랜지스터 구조가 어떤 목적인지에 따라 갈리는 건데, 대체로 새로 개발되는 신구조는 최고 수준의 ppa를 추구하니까, 자연스럽게 선단공정과 맞물려서 도입하는 것 같습니다. 혹은, finfet이나 gaa 같은 신기술의 개발 요인 자체가, 기존 구조에서 선폭 줄이기가 여러 가지 기술적 한계에 달했을 때 ppa 향상을 위해 도입된다고 볼 수도 있을 테고요.

10나노를 제조비용 증가를 감수하고 GAA해서 7나노급 PP를 달성한다고 대충 가정하면

PP동등 상황에서 A측면에서 유리한 7나노를 대신해서 쓰게할려면 가격경쟁력이 있어야할건데 GAA 적용에서 상승한 제조비용을 충당하려면 가격을 낮게하기도 한계가 있고...

결국 노드경쟁력을 얻기가 힘들죠

비용문제때문에 하는게 의미가 없어서 그래요.

planar -> finfet -> GAA로 구조가 바뀌는건 기존 구조를 고수할 경우 사이드 이펙트때문에 공정미세화가 불가능하기때문입니다.

보통 short channel effect로 대표되는 사이드 이펙트를 줄이면서 충분한 전류량을 확보하기위해서 제조비용의 상승을 감수하고서라도 (면적이 줄어들었으니 칩 비용이 감소해서 그 상승분이 상쇄되기를 바라면서)  채널 구조를 바꾸는건데 핀펫으로 가능한 선폭에 GAA를 쓴다?

면적이 줄어드는 것도 아니고 전류량이 대폭 증가해서 성능 상승이 있는 것도 아니고 제조 가격만 오릅니다.