향간에서 말하는 빅리틀이 미래라던지, 전성비 혹은 전력효율성 때문은 측정치만 보면 절대 아니라고 봅니다.

 

일단 인텔 링버스 캐시 아키텍쳐에서 오는 한계에서 출발합니다.

 

인텔의 링버스 아키텍쳐는 HEDT나 10세대에서 증명되었듯이 1개의 링에 10코어가 거의 맥시멈이고, 더 늘려도 12코어까지밖에 쓸 수 없습니다.

 

이유인 즉슨 링버스에 물린 0번 코어의 레이턴시와 마지막코어의 레이턴시가 늘어진다는것인데

 

 

링버스에서 멀어지는 코어마다 레이턴시가 증가되는 모습을 볼 수 있죠.

 

11세대에서는 이게 꽤 심해져서 코어수가 8코어로 줄었음에도 레이턴시가 점점 더 크게 늘어지는 모습을 볼 수 있구요.

 

 

 

이로인해 인텔의 브로드웰 시절 매니코어 라인업인 2링 혹은 3링까지 사용하며 코어를 늘리는 방식을 썼으나

 

이런 방식에 한계를 느끼고 결국 매쉬 아키텍쳐로 넘어가는 계기가 되었죠.

 

 

여기서 12900k의 구조를 봅시다.

 

 

 

p코어는 1코어당 링버스에 연결되어있고, e코어는 4코어당 링버스에 연결되어있어서 링버스에 연결되는 연결점은 총 10개입니다.

 

1개의 링버스에 10개의 연결점... 어디서 많이 본것과 같죠?

 

네 맞습니다. 링버스에 최대 10개까지 쓰던 10세대와 같은 구조를 보이고 있죠.

 

12세대에서 도입된 빅리틀은 인텔이 사용중인 링버스 캐시 아키텍쳐 상에서 코어수를 더 이상 늘릴 수 없으니

 

물리적으로 1링을 유지하면서 멀티코어 성능을 늘리수가 없고, 2링을 하자니 게이밍 등지에서 손실이 오기 때문에

 

리틀코어를 도입하고, 실리콘 면적도 절감하면서 멀티코어 성능을 올리는 울며겨자먹기 방편으로 나온것을 알 수 있습니다.

 

실제로 그를 증명하듯이 1링에서 볼 수 있던 코어를 지날수록 레이턴시가 늘어지는 부분이 10세대, 11세대를 지나 더 심해지면서

 

 

이제는 48ns까지 증가하는 모습을 볼 수 있습니다.

 

 

 

또 다른 이유로는 매니코어화를 하기 위해서 필요한 실리콘 면적의 이슈입니다.

 

이미 암드같은 경우에는 매니코어화로 가기 위해서 칩렛구조를 도입함으로써 매니코어화를 할때 생길 수 있는 실리콘 코스트를 줄이면서

 

작은 칩렛 크기로 인한 수율 안정성도 확보했기 때문에(98.8%라죠?) 코스트 관리에도 상당한 이점을 가지고 있습니다.

 

반면 인텔의 경우엔 칩렛과 비슷한 EMIB을 연구중이긴 하지만 아직 서버시장에서도 이제서야 모습을 조금씩 보이고 있는 실정이라

 

메인스트림 라인업에까지 해당 기술을 도입하기 전까지 어쩔 수 없이 매니코어 전쟁에서 뒤쳐지지 않기 위해 빅리틀을 도입하고

 

실리콘 면적을 절감하는 방식을 채택했다고도 볼 수 있습니다.

 

 

12세대같은 경우에는 빅코어의 아키첵쳐적인 엄청난 확장으로 인한 성능 향상을 e코어가 도와줘서 라고 보는 향간의 인식과는 달리

 

e코어의 전력소모나 전력효율성이 딱히 도움을 주고 있는 모양새가 아닌지라 p코어의 엄청난 발전이 무시되는 경향이 없잖아 있습니다.

 

12세대의 그 성능향상은 엄밀히 따지자면 p코어가 다 해먹은거고 e코어는 딱히 영향을 준게 없습니다.