990: 91.83 mm² (7LPP) // 865: 83.54 mm² (N7P)

2100: 1XX.XX** mm² (5LPE) // 888: 108.88 mm² (5LPE)

2200: 99.9 mm² (4LPE) // 8 Gen 1: 123 mm² (5LPP)

---------------------- // 8+ Gen 1: 99.9 mm² (N4)

2300: 취소됨 (4LPP) // 8 Gen 2: ???? mm² (N4)

2400: 130 mm² (4LPP+) // 8 Gen 3: ???? mm² (N4P)

** 다이 사이즈 면적이 있는 데이터를 찾았지만 검열되어 있었음.

** 8/8+ Gen 1은 추정치로, 모 회원분께서 언급한 값.

트랜지스터 밀도는 [이하 트랜지스터 밀도 단위: MTr/mm²]

1) 삼성: 5LPP는 126.9, 4LPE 및 4LPP는 137 입니다. 4LPP+는 데이터가 없습니다.

2) TSMC: N5/N5P는 138.2, N4/N4P는 146.5 입니다.

→ 삼파가 5나노 기준 9% 열세, 4나노 기준 7% 열세.

SRAM 비트 셀 사이즈는

1) 삼성: 5LPP~4LPP 까지 0.0262μm² 입니다. 4LPP+는 데이터가 없습니다.

2) TSMC: N5~N4P 까지 0.021μm² 입니다.

→ 삼파가 TSMC 대비 약 25% 열세.

트랜지스터 게이트 피치(간격)는

1) 삼성: 5LPE~4LPP 까지 57 nm 입니다.

2) TSMC: N5~N4P 까지 51 nm 입니다.

→ 삼파가 TSMC 대비 약 12% 열세.

동 세대인 2200과 8젠1을 비교해보면 CPU 기준으로 구성 자체는 (클럭 차이 빼고) 동일하지만,

GPU나 그런 것을 고려해도 면적 차이가 8 Gen 1 쪽이 약 24% 더 큽니다.

면적만 따져 보았을 때는, 4LPE로 제조된 2200의 다이 사이즈가 N4로 제조된 8+ Gen 1과 같습니다.

8+ Gen 1이 99.9 mm²이기 때문에, N4로 제조된 8 Gen 2 역시,

면적이 110 mm²를 넘지는 않을 것 같습니다.

문제는 8 Gen 3인데, N4P여도 트랜지스터 밀도 등은 N4와 동일하기 때문에,

8 Gen 2 대비 다이사이즈가 더 느는 것은 당연지사입니다.

사실 다이사이즈를 줄이면 단가와 수율은 잡을 수 있지만 그만큼 성능향상을 이루기 위한

조건들이 빡빡해지게 됩니다.

반대로 다이사이즈를 늘리면 피크성능과 전성비를 좀 더 쉽게 잡을 수 있지만,

단가와 수율은 그만큼 손해를 보게 됩니다.

그러나 이전에도 모 회원분들의 언급도 그렇고, 저도 또한 언급을 했었듯이,

삼성이 2400에서 다이사이즈를 무려 130 mm² 가까이로 키운 것은,

이번에는 생산단가와 수율에서 희생을 좀 하더라도 피크성능과 전성비를 잡으려는

방향의 일환으로 보입니다.

하지만 제 생각엔 이런 것들을 감안해도 엑시노스 2400의 개당 가격은,

스냅드래곤 8 Gen 3 보단 확실히 더 저렴할 것이 자명해 보입니다.

만약 엑시노스 2400이 스냅드래곤 8 Gen 3 대비 비슷한 수준의 성능을 달성했다면,

같은 가격이면 다홍치마라고 기업 입장에서는 비슷한 성능이면 더 싼 걸 쓰는 건

자본주의 시장에선 당연한 거기 때문입니다.

EVT(인증모델) 데이터가 나오는 날까지 기다려봅니다.