외계1팀, 갤럭시팀이 만든 1단계 ZEN인 ZEN1 1P 2는  설계당시부터 14나노에서 4GHz를 타겟으로 만든 설계.

파이프라인 단계 안의 크리티컬패스 길이가 잘 정돈되지 않음. 딱 4GHz 수준에만 맞춤.

그래서 4GHz이상에서는 깡공정빨만 가지고 클럭을 올려야 하는데 크리티컬패스 길이가 병목을 일으킴.

결국 초기 7나노 트랜지스터가 낼 수 있는 5GHz가 아키텍처설계에서 발목잡힘.

외계2팀, 안드로메다팀이 처음 시작한 ZEN3은 처음부터 7나노 기반으로 5GHz이상을 목표로 설계함.

파이프라인 1단 내의 크리티컬패스 길이가 잘 정돈됨.

PBO같은 상황에서는 5.2도 찍을 정도가 됨.

만약 아키텍처설계가 아니라 트랜지스터가 주요 병목이었다면 금년 출시한 XT버전은 5GHz를 씀풍씀풍 찍고 다녔어야 함.

추가로 년도 ZEN3+ 워홀은 공정도 업그레이드 되면서 5GHz는 그냥 스톡선에서 끝나고 PBO 뜨면 5.5GHz를 마구 찍고 다닐 것 같음.

로켓이는 얼음 백포트 받고 출정한 지 몇달도 안되서 바로 뚜까쳐맞고 호수에 쳐박힐 듯.

덧.  과연 외계3팀,  퀘이사팀은 존재할 것이며 존재한다면 과연 고성능 ARM을 할것인가....