미니 초신 노드의 공정 도입은 확실히 삼성 파운드리가 빠르긴했죠.
- 흡혈귀왕
- 조회 수 624
- 2020.07.16. 13:10
32nmHKMG
20nmHKMG
14nmFinFET
10nmFinFET
까정은요........
TSMC 대비 도입과 런칭시기는 확실히 빨랐습니다..
7나노 노드부턴 그게 꼬여버렸던게
삼성파운드리 전략 자체가 10나노 노드가 수명이 엄청 길것으로
예상해서 당시
10LPE/10LPP/10LPC/10LPU 등등 다양한 옵션으로 바리에이션 치면서
7나노는 EUV 도입으로 느긋하게 가려고했지만 TSMC가 ArFi로 고밀도 7나노를 런칭을
성공했고 부랴부랴 다시 7나노 공정 개발 가속하지만 그러기엔 시간이 촉박했기에
백업플랜으로 10나노의 하프노드인 8나노 공정을 준비 후 런칭했죠...
(이와중에 10나노 로드맵에서 10LPU는 삭제됨)
사실이것도 어찌됬던 TSMC의 1세대 ArFi 7나노 대비 늦었었고 고밀도로 비교시
백엔드 스펙차이가 상당히 밀렸습니다.
그나마 작년 3분기에 8LPP에서 핀피치 줄여서 내부 로직 살짝 개선하고
CA에 EUV를 도입한 과도기 7나노 EUV인 7LPE를 TSMC 대비 빨리내긴 했는데....
포지션 생각하면 사실상 8LPP EUV 버전이나 마찬가지인지라 선 EUV 런칭 의미빼면
약간 퇴색적일수있죠....
올해 부랴부랴 EUV가 본격도입된 진성 7나노인 7LPP를 런칭했지만
EUV를 도입했음에도 노드 설계문제인지 먼문제인지 성능 자체가 TSMC 2세대 ArFi 7나노인
N7P 대비 떨어지는것으로 보이는등 그닥 좋은 상황을 못보여줬습니다....
이런 와중에 5나노 공정 런칭까지 역시 도입시기가 사실상 올해말이나 내년초로 밀려서
7나노/5나노 등에선 늘 TSMC 대비 초신 공정 빠르게 도입하는 패턴이 꼬꾸라졌습니다.
중요한건 이제 3나노 공정에 GAAFET이 적용된 3GAE와 3GAP겠죠....
요거라도 확실히 TSMC 3나노 대비 빠르게 런칭해서 설욕을 햇으면 좋겠습니다....
P.S 여담으로 현재 7LPP 상태보면 얘는 단종크리되면서 결국 5나노 공정들이
그 자리를 대신해서 장기노드 포지션이 되지않을까 싶습니다.
5나노 공정의 경우 5LPE/5LPP/5LPI 등등 다양한 옵션이 있다는거보면
과거 10나노 노드를 장기노드 계획을 잡았던거처럼 그 포지션이 될듯하네요..
읽으면서 문득 퀄컴이 값 올릴만 하네...
이랫네요... 분명 처음엔 65nm / 45nm이었는데 말이져...