미니 엑시노스9820 덩치는 사실 공정탓이 큽니다......
- 흡혈귀왕
- 조회 수 1810
- 2019.12.01. 18:44
엑시노스9820 다이사이즈 때문에 말이 많았지만......
이건 8nmLPP 공정을 선택한 시점에서 경쟁사 대비 밀릴수밖에 없는 상태이긴했습니다....
TSMC 7nmFF(HD)를 쓴 기린980과
삼성 8nmLPP를 쓴 엑시노스9820
다이 사이즈를 대충 비교해보면 무려 41%나 차이납니다.
물론 엑시노스9820이 더 사이즈큰 빅코어와, 더 많은 GPU수를 때려박았긴했지만
이정도면 거의 풀노드급 차이의 면적 차이입니다..........
참고로 둘다 동일한 Mali-G76 GPU를 쓰고있습니다.
둘의 코어 다이부분만 떼어내서 비교해보겠습니다.
생각보다 꽤 큰 차이입니다???
대충 7nmFF 기린980의 Mali-G76이 한 33% 정도 작습니다........
A55는 별 차이없지만서도 A75는 또 A76랑 비슷하고...
이부분은 최적화에따른 차이가 어느정도 있을수있을겁니다.....
어쨋든
왜 이러한 차이가 나는지는 각 노드 스펙을 보면알수있습니다.
노드 스펙을 비교해보면...
기린980, 스냅드래곤855, 애플A12등에 적용된 7nmFF(HD)스펙은
TSMC 7nm(HD)
ArFi 싱글패터닝
Metal 40nm
CPP 57nm
8fin x 30nm
Tracks 6.0T
트랜지스터밀도 91.2MTr/mm2
의 스펙을 가지고
엑시노스9820, 엑시노스980, 스냅드래곤730, 스냅드래곤730G등에 적용된 8nmLPP 스펙은
삼성 8nmLPP
ArFi 싱글패터닝
Metal 44nm
CPP 64nm
9fin x 42nm
Tracks 8.59T
트랜지스터밀도 61.18MTr/mm2
딱봐도 스펙 체감이 엄청 느껴지죠?ㄷㄷㄷㄷ
단순 게이트피치나 핀피치를 제쳐두더라도
메탈트랙이 6.0T vs 8.59T로 무려 30%나 차이납니다.
보통 메탈트랙이 작을수록 셀높이가 작고, 고밀도에 저전력입니다.
반면 클럭 올리긴 빡쌔지죠....
저기서 CPP및 MM, 핀피치차이까지 하면 7nmFF(HD)와 8nmLPP의 노드 면적차이는
33~35% 차이가 날것입니다...
당초 우리가 알고있던 8nmLPP랑 7nmFF는 성능차이가 별로없다라는것이라는
거리가 멀다라는 뜻이됩니다............
아마 이런 이야기가 나오게된건 8nmLPP는 별도의 고성능 옵션이 없이 HPC를 대응하고
7nmFF는 고성능 옵션이 별도로 있는 상태라 고성능 옵션인 7nm(HP)랑 비교시 별 차이 없다라는
소리가 잘못퍼진듯하네요....
저만해도 처음엔 잘못알고있었으니..........
사실 8nmLPP의 태생 자체를 생각하면 어쩔수없을 겁니다. 기존 10nmLPP에서
CPP, MM. 트랙등이 살짝 축소된 사실상 10nm의 초고밀도 공정이라고 할말만 놈이었으니깐요.....
TSMC 7nm(HP)랑 8nmLPP비교하면 다음과 같습니다....
참고로 TSMC 7nm(HP)는 Zen2칩렛, Navi10, Navi14, Vega20등을 뽑은걸로 유명합니다.
TSMC 7nm(HP)
ArFi 싱글패터닝
Metal 40nm
CPP 64nm
10fin x 30nm
Tracks 7.5T
트랜지스터밀도 64.98MTr/mm2
삼성 8nmLPP
ArFi 싱글패터닝
Metal 44nm
CPP 64nm
9fin x 42nm
Tracks 8.59T
트랜지스터밀도 61.18MTr/mm2
여기서부턴 밀도 차이가 별로 안납니다. 이쯤되면 별 차이없다란 말이 통용될순있겠네요.........
참고로 셀높이만 비교해놓고 보면 TSMC의
10nm, 7nm(HD), 7nm(HP)는 저러합니다.
꽤 차이가크죠....저렇게 고성능 옵션이 고밀도 옵션 대비 큰 이유는 HPC 특성상 고클럭이 필요한데
고밀도를 갈수록 클럭을 올리기 힘든 노드 특성상 CPP 및 메탈트랙, 핀 여유를둬서
추가 클럭마진을 확보하기 위함입니다......
이는 삼성도 별반 다르지않습니다.
본격 고성능 옵션이 생긴게 7nmLPP부터인데
7nmLPP도 비교해보면
삼성 7nmLPP(HD)
EUV 멀티패터닝
Metal 36nm
CPP 54nm
9fin x 27nm
Tracks 6.79T
트랜지스터밀도 95.08MTr/mm2
삼성 7nmLPP(HP)
EUV 멀티패터닝
Metal 36nm
CPP 54nm
10fin x 27nm
Tracks 7.5T
트랜지스터밀도 77.01MTr/mm2
로 역시나 CPP나 트랙 및 MM등의 여유를 주었습니다.
HP옵션는 HPC분야나 데스크탑용 CPU, VGA 제조에 특화되어있을겁니다....
그리고 엑시노스9820의 경우 프로젝트 로체(Lhotse)로 불리우는데
최초 과제 기획하던때는 8nmLPP가 아니라 7nmLPP로 기획되었을겁니다........
다만 삼성파운드리 일정상 도저히 7nmLPP 각은 안나와서.....
백업플랜이었던 8nmLPP를 선택할수밖에 없었던거........
참고로 삼성의 10nmLPP, 8nmLPP, 7nmLPP만 비교해봐도....
셀 차이가 무려 이정도나 납니다.;;;;;;
8nmLPP는 말그대로 10nmLPP에서 면적이상 소비전력만 사아아알짝 개선된 노드다보니.....
아마 최초 기획대로 9820이 7nmLPP로 나왔으면 평가가 조금은 달라졌을지도 모르겠습니다.
갤럭시노트10에 달린 엑시노스9825의 경우
7nmLPE 공정으로 과도기 7nmEUV 공정입니다............
사실상 8nmLPP 베이스라 할수있지요............
사실상 엑시노스9820에서 달라진점이라면
- 핀피치 42nm -> 35nm로 축소
- CA에 EUV도입
정도일겁니다......
고로 내부 로직은 축소됬지만 실질적인 셀 면적은 8nmLPP에서 전혀 달라지지 않았을겁니다.
이는 최대한 재설계를 하지않고 디자인을 그대로 마이그레이션해서 칩을 뽑아내기 위한 선택이었던듯하네요....
보통 EUV도입 우선순위가 CA->VIA->메탈레이어
순으로 알려져있으니 엑시노스9825에 적용된 EUV는 최소 조건으로 적용됬다고 보면되겠습니다....
그럼에도 불구하고 GPU쪽 쓰로틀링은 꽤나 유의미하게 개선되었습니다..
메탈트랙마저 개선되었음 면적도 줄고 CPU쪽도 효과를 봤을텐데 아쉬울 부분입니다.....
각 TSMC와 삼성 노드별 트랜지스터밀도 비교입니다....
그리고 재밌는점은...........
노드의 트랜지스터밀도를 제외하고
순수 셀면적만 놓고보면
인텔 10nm와 TSMC 7nm, 삼성 7nmLPP 중에
삼성 7nmLPP가 제일 작습니다.................
<요약>
- 엑시노스9820 다이면적 소비전력은 공정탓
- TSMC 7nmFF(HD)랑 삼성 8nmLPP의 메탈트랙만 비교해도 무려 30%나 차이남(CPP, MM까지 합하면 33~35%?)
- 메탈트랙의 숫자가 적을수록 셀높이가 작고 저전력 고밀도임
- TSMC 7nm랑 삼성 8nmLPP가 비슷하다는건 어디까지나 7nm(HP) 고성능 옵션에서 비교임,
- 8nmLPP는 고성능 옵션 없이도 HPC대응 가능
- 엑시노스9820 최초 기획당시엔 타겟공정이 아마 7nmLPP였을거임
- 단 도저히 일정상 안나와서 백업플랙인 8nmLPP를 사용
- 8nmLPP는 사실상 10nmLPP에서 약간의 면적이 개선된 초고밀도의 3세대 10nm급 공정
- 엑시노스9825에 적용된 7nmLPE는 핀피치가 35nm로 축소되고 CA에 EUV가 적용된 정도의 변화
- 고로 엑시노스9825는 내부로직은 개선됬으나 칩 면적은 엑시노스9820 대비 변화X
- TSMC 7nm(HD). 인텔 10nm, 삼성 7nmLPP(HD)랑 비교시 셀면적상 제일 작은건 삼성 7nmLPP(HD)
- 최초 기획대로 엑시노스9820이 7nmLPP로 나왔더라면.................?
흐음~~~~?
동일 년도로 따져야하지않을까요~?
2016년
8890/820=14nmLPP
960/A10=16nmFF+
2017년
8895/835=10nmLPE
970/A11=10nmFF
2018년
9810/845=10nmLPP
980/A12=7nmFF
2019년
9820=8nmLPP
855=7nmFF
A13=7nmFFP
동일년도로 따졌을때 확실히 애플이 앞섰던게 2018년이군요~?
그리고 애시당초 이글 취지자체가
"도대체 왜 9820의 면적이 타 칩대비 비대한가"에 대한 팩트체크입니다만~~~?
적어도 제 글에 기술적인 부분이 잘못된게 잇다면 그부분을 지적해주세요....
그게 아니면 납득안되니깐요~
전 일단 미코에와선 더이상 논쟁을 안할거라 다짐했기때문에
이전 사이트처럼 님이랑은 논쟁하고싶은 생각없습니다.
서로 마음에안들면 님도 저 차단하시면되고 저도 님을 차단하면 그만이니깐요~
전 여기까지만~ㅡㅡㅋ
전 그저 팩트체크 햇을뿐입니다.
기술적인 부분에서 잘못된게 있다면 그부분을 지적해주세요~
그것도 아니고 그냥 "쉴드치는거 꼴뵈기 싫어~!" 이거면
전 한말없습니다~ㅡㅡㅋ
그냥 님도 저 차단하고 저도 님을 차단하는게 평화로울듯하네요~
그리고 애시당초 고작 모래로 만들어진 반도체 칩일뿐입니다.....
이걸 풀발기하면 죽자고 달려드는것도 웃기지요~
<팩트체크>
- 메탈트랙 및 CPP, MM 가 작으면 작을수록 면적이랑 소비전력이 작음 8nmLPP는 7nmFF대비 30% 이상 후달림
- 일정 못지킨건 어차피 삼성파운드리 잘못맞고 S.LSI는 어쩔수없는 선택이엇음(애초에 분사된 시점) 단 그것도 그들 선택이니 업보일뿐
소비전력은 공정탓뿐은아니죠 그냥 m4가 별로인거지;..
공정도 영향이 있겠지만 공정하나로 m4가 구린걸 커버칠수는없죠