미니 골라보는 VLSI2023 인텔편
- 좌지우건
- 조회 수 439
- 2023.05.04. 19:54
* VLSI2023 발표 내용 중 글쓴이의 개인적 취향으로 고른 인텔의 발표들입니다.
(다른 주제의 발표들도 있습니다.)
- PowerVia @ intel4
Intel PowerVia 기술을 intel4에서 검증
Core 영역에서 90% 이상의 스탠다드 cell 이용율 달성
5% 클럭 향상 달성
Intel PowerVia 기술을 intel4에서 검증
기존 BPR 기술보다 보다 직접적으로 TR에 Power 전달 가능
90% 이상의 스탠다드 cell 이용율을 가지는 Atom 코어에서 30% 이상의 전압강하 개선 및 6% 클럭개선
https://twitter.com/realmemes6/status/1651704889305882626
갤싱어 아저씨가 PowerVia를 활용하는 내부용 공정이 있다고 했었는데 해당 공정으로 예상됩니다.
- 패키징
Arvon (이기종 SiP로 FPGA와 DSP를 묶은 칩렛)
14nm FPGA와 22nm DSP 2개를 EMIBs통해 칩렛구현
1.536Tbps AIB 1.0 와 7.68Tbps AIB 2.0를 통신 인터페이스로 활용
AIB 2.0을 36um pitch microbump로 구현
;4Gbps/pin at 0.10pJ/b (0.46pJ/b including adapter) 달성
; 대역폭 밀도 1.024Tbps/mm-shoreline and 1.705Tbps/mm²-area 달성
성능 : 4.14TFLOPS (FP16, half-precision floating-point) by each DSP chiplet at 1.8TFLOPS/W
- 2D material
2D material에 대한 다양한 300mm향 BEOL 호환 성장 공정을 검증
2.5nm Tantalum(Ta)에 필적하는 성능을 제공하는 1nm 2D BEOL 배리어로 공개
또한 2D 재료로 캡슐화하여 불안정한 필름에 대한 새로운 BEOL 패시베이션 기술을 제시
300mm향 BEOL 성장 WSe2 필름을 사용을 통해 15μA/μm의 상당한 PMOS 전류향상
인텔4면 7nm 공정 으로 아는데.. 이게 아직 도 TSMC나 삼파 와 비교했을때 우위에 있니요?
인텔이 과거에 주장했던게 본인들 은 찐이고 TSMC는 가짜라고 했던거 같은데..