![좌지우건](https://meeco.kr/files/member_extra_info/profile_image/972/853/030/30853972.jpg?20210115235603)
미니 Intel 4 공정정보
- 좌지우건
- 조회 수 1113
- 2022.05.04. 21:34
- Intel 4 (이전 Intel 7-nm)는 high-performance logic library 기준 Intel 7 (이전 Intel 10ESF) 대비
2X area scaling
iso-power에서 20% performance gain
- high-performance library 기준
50 nm gate pitch
30 nm fin pitch
30 nm minimum metal pitch
(vs Intel 7
60 nm CPP
34 nm fin pitch
36 nm metal pitch)
- 8개의 VT 옵션(4 NVT + 4 PVT) 제공
NMOS기준 VT Range 190mV
PMOS기준 VT Range 180mV
- EUV lithography를 이용 공정을 단순화(예로 Metal Layer 수 감소) 하고 수율을 향상시킴
- 16개의 Metal Layer로 interconnect stack 구성
- 중요한 하위 layers에 향상 된 copper metallurgy 를 사용하여 electromigration 특성을 향상 시키고 line resistance를 감소
; Intel 7의 copper과 cobalt metallisation
비교시 electromigration 특성 및 line resistance 개선
- Intel 4 SRAM은 0.03 μm2면적의 bitcell을 활용하여 6T SRAM 설계를 최적화, 8T cell과 비슷한 수준의 Power 확보(기존 6T 설계대비 5.6x dynamic power 감소)
- Intel 4의 high-density cell 기준 면적 35% 수준의 감소(Intel 7의 최소 bitcell 크기는 0.367 μm2)
- 60 kB크기의 macro test 결과
- Test 칩의 다이샷
여전히 TSMC N5가 더 나아보이네요